半導体の基本：CMOS設計からウエハ・酸化膜・リソグラフィ・ドーピングまで

CMOS/LVS設計の基本

現代のデジタル回路のほとんどはCMOS(Complementary MOS)技術で作られています。 NMOSとPMOSという特性の異なる2種類のトランジスタを組み合わせることで、信号が安定している間はほとんど電流が流れない(消費電力が低い)論理回路を実現できるのが特徴です。

回路設計者は、まず論理的な回路図(スキーマティック)を設計し、それを実際にシリコン上に描画する図形パターン(レイアウト)に変換します。この2つが正しく一致しているかを検証する工程がLVS(Layout Versus Schematic)です。レイアウトから実際に構成される回路をトランジスタ・配線レベルで自動抽出し、元のスキーマティックのネットリストと 1対1で照合します。これに加えて、DRC(Design Rule Check)――ファウンドリが定める最小配線幅・最小間隔などの製造ルールにレイアウトが従っているかの検証――も、マスク製造(テープアウト)前に必ず行われる工程です。LVS・DRCのどちらかでも不整合が見つかれば、数千万円〜数億円かかるマスク製造に進む前に設計を修正できます。

ウエハの作成

すべての出発点は、高純度(「イレブンナイン」等と呼ばれる99.999999999%レベルの純度が求められることもあります)のシリコンです。チョクラルスキー法と呼ばれる製法で、種結晶を溶融シリコンに浸し、回転させながらゆっくり引き上げることで、大きな円柱状の単結晶インゴットを成長させます。

このインゴットを薄くスライスしたものがウエハです。最先端の量産工場では直径300mmのウエハが主流で、スライス後は化学的機械研磨(CMP)によって、原子レベルで平坦な鏡面に仕上げられます。この後の工程はすべて、このウエハ表面に対して行われます。

酸化膜

ウエハを高温の酸素または水蒸気雰囲気中に置くと、シリコン表面が酸化され、薄く均一な 二酸化シリコン(SiO₂)の膜――酸化膜――が形成されます。この酸化膜は、電気を通さない絶縁層として、あるいは特定の領域だけをドーピングから保護するマスクとして使われます。特に薄く精密に制御された酸化膜は、MOSFETの ゲート絶縁膜そのものになり、トランジスタの性能を左右する最重要な層の1つです。

フォトレジスト

ウエハ表面に、光(または電子線・EUV光)に反応して化学的性質が変化する感光性の高分子材料――フォトレジスト――を、スピンコーティングによって均一な厚みで塗布します。この後のリソグラフィ工程で、どこにパターンを転写するかを決める「型紙」の役割を果たします。

リソグラフィ

回路パターンを描いたマスク(レチクル)を通して、フォトレジストを塗布したウエハに光を照射し、パターンを転写する工程がリソグラフィです。使用する光の波長は世代を追うごとに短くなっており、深紫外線(DUV、193nm)から、最先端プロセスでは極端紫外線(EUV、13.5nm)へと移行しています。露光後、「現像」によって感光した(あるいは感光しなかった)部分のレジストだけが溶け残り、パターン化されたマスクが完成します。

2026年5月にimecが発表した、 High-NA EUV露光技術によるシリコン量子ドット量子ビットデバイスは、まさにこのリソグラフィ工程の解像度をさらに引き上げることで、量子ビットの製造再現性を高めようという取り組みの実例です。

エッチング

パターン化されたフォトレジストをマスクとして、その下にある材料(酸化膜・ポリシリコン・金属配線など)を、レジストで保護されていない部分だけ選択的に除去する工程が エッチングです。かつては薬液に浸すウェットエッチングが主流でしたが、現在はプラズマ中のイオンを衝突させて材料を除去するドライエッチング(反応性イオンエッチング、RIE)が、より微細で垂直な形状を実現できるため広く使われています。エッチングが終わると、フォトレジストは役目を終えて除去され、パターンだけが物理的にウエハ上に刻まれた状態になります。

ドーピング

最後に、シリコンの特定領域に不純物原子を導入し、電気的な性質を意図的に変える工程が ドーピングです。リン・ヒ素のような5価元素を加えると電子が過剰になり n型半導体に、ホウ素のような3価元素を加えると電子が不足(正孔ができる)し p型半導体になります。現代の製造プロセスでは、ドーパントをイオン化して加速し、狙った深さ・濃度で打ち込むイオン注入が主流で、注入後は「アニール」と呼ばれる加熱処理により結晶の損傷を修復し、注入した不純物を電気的に活性化させます。このp型・n型領域の組み合わせこそが、MOSFETのソース・ドレイン、そしてCMOS回路そのものを構成する土台です。

まとめ

CMOS設計では、レイアウトとスキーマティックが一致しているかをLVSで検証する
ウエハはチョクラルスキー法で成長させた単結晶インゴットをスライス・研磨して作られる
酸化膜・フォトレジスト・リソグラフィ・エッチング・ドーピングという工程を、層を重ねながら何十回も繰り返してチップが完成する
リソグラフィの解像度向上(EUV等)は、CPUだけでなくシリコン量子ビットの製造にも直結する