量子計算機とは？フォールトトレラント量子計算と各社の開発動向
「量子ビットの数」だけを見ても、実用的な量子計算機がいつ実現するかは分かりません。物理量子ビットと論理量子ビットの違い、実装方式ごとの特徴、そして各社の最新動向を整理します。
物理量子ビットと論理量子ビット
現在の量子計算機のハードウェア上に存在する量子ビットを物理量子ビットと 呼びます。物理量子ビットはノイズや環境との相互作用(デコヒーレンス)、ゲート操作の不完全さに よって常にエラーを蓄積しており、そのままでは長時間の計算を正しく実行できません。
そこで、複数の物理量子ビットを使って1つの「理想的な」量子ビットを冗長に符号化したものを 論理量子ビットと呼びます。代表的な符号化方式である表面符号(surface code) では、シンドローム測定と呼ばれる手法によって「量子情報そのものを直接測定して壊すことなく」 エラーの発生箇所を検出し、訂正します。必要な物理量子ビット数は、目標とするエラー率や 符号距離によって数百〜1000個超と大きく変わります。
量子計算機の実装方式
| 超伝導方式 | ジョセフソン接合を使い、マイクロ波パルスでゲート操作。ゲート速度が速く生態系が成熟している一方、絶対零度近く(10ミリケルビン程度)までの冷却が必須 |
|---|---|
| イオントラップ方式 | 電磁場で捕捉したイオンの内部状態を量子ビットとして利用。ゲート忠実度・コヒーレンス時間に優れる一方、ゲート速度は比較的遅く、大規模化にはイオン移送や光配線が必要 |
| 中性原子方式 | 光ピンセットで配列した中性原子を、リュードベリ状態を介してゲート操作。再構成可能な配列により数百〜数千原子規模へのスケールが比較的容易 |
| 光方式 | 光子そのものを量子ビットとして利用。室温動作が可能で通信との親和性が高い一方、確定的な複数量子ビットゲートの実現が技術的に難しい |
| シリコン方式 | 半導体の量子ドット中に閉じ込めた電子スピンを量子ビットとして利用。既存の半導体製造インフラ(CMOSプロセス)を転用でき集積密度で有利な一方、歴史的にゲート忠実度で他方式に後れを取っていたが、近年急速に改善が進む |
NECの基礎研究の歴史と、2026年の方針転換
超伝導方式の量子ビットには、日本発の重要な基礎研究の歴史があります。1999年、NEC筑波研究所の 中村泰信氏(Yasunobu Nakamura)らのグループは、超伝導のクーパー対箱(Cooper-pair box)を用いて、 固体素子中で世界初となる量子ビットのコヒーレントな電気的制御を実証しました(論文 "Coherent control of macroscopic quantum states in a single-Cooper-pair box"は 1999年4月のNature誌の表紙を飾っています)。この成果は、現在の超伝導方式量子計算機の 技術的な原点の1つとして広く位置づけられています。
NECはその後も四半世紀以上にわたり量子計算機の基礎研究を続け、2023年には8量子ビットの アニーリング方式プロトタイプを発表しています。しかし2026年9月5日、NECは量子ビットを 用いた量子計算機(QPU)本体のハードウェア開発から撤退すると発表しました。投資回収に 時間がかかりすぎるとの経営判断によるもので、2026年3月期をもって直接的なQPUハードウェア開発を 終了し、今後は量子アニーリングや、古典コンピュータ上での量子インスパイアード計算・関連サービスに 注力する方針です。報道によれば、NECの量子研究者の多くは、ハードウェア開発を積極的に推進する 富士通に移籍しているとされています。
IBM・Intel・imec・日立・富士通の動向
| IBM | 2026年末までの「量子優位性」の実証を目標に掲げる。2026年には1,386量子ビットのマルチチッププロセッサ「Kookaburra」を投入し、チップ間結合器で3チップを連結、合計4,158量子ビット規模のシステムを構築する計画。コヒーレンス・ゲート忠実度・誤り訂正符号・制御システム・デコーダを一体で改善するロードマップを掲げている |
|---|---|
| Intel | シリコンスピン量子ビット方式を推進。300mmウェハー上に作製した12量子ビットチップ「Tunnel Falls」を2026年1月に米アルゴンヌ国立研究所へ提供(成果はNature Communications誌に掲載)。2024年時点でゲート忠実度99.9%、ウェハー全体で約95%の歩留まりを達成したと報告。今後は高忠実度な2量子ビットゲートと、より大規模な2次元配列の実現を目指す |
| imec | 2026年5月、High-NA EUV露光技術を用いて作製した量子ドット量子ビットデバイスを世界で初めて発表。ゲート間ギャップ約6nmのシリコン量子ドットスピン量子ビットを実現し、研究室レベルの実証デバイスから300mmファブ対応・再現可能な量子ビット製造へと軸足を移す取り組みを進めている |
| 日立 | 2026年7月、Intel K.K.・産業技術総合研究所(AIST)と共同で、日本のNEDO支援によるシリコン量子計算機の研究開発プロジェクトを開始。100量子ビット規模のシリコンチップ設計・製造基盤・3次元実装技術と、2028年度に100量子ビット誤り訂正プロトタイプ、2030年度に1,000量子ビット規模のプロトタイプ実現を目標に掲げる。英ケンブリッジ研究所による量子ドット電荷量子ビットの先駆的研究を基盤としている |
| 富士通 | 2025年に理化学研究所(理研)と提携し、ハードウェア開発を積極的に推進。NECのハードウェア撤退に伴い、同社の量子研究者の受け皿としての役割も担っているとされる |
こうした動向を俯瞰すると、日本国内だけでも「NECが基礎研究の先駆者でありながらハードウェアから 撤退し、富士通と日立(Intel・AISTとの連携)がそれぞれ異なる方式で開発を引き継ぐ」という、 技術の方式(超伝導 vs シリコン)と企業の役割分担が大きく再編されつつある局面にあることが 分かります。
まとめ
- 物理量子ビットはエラーを蓄積するため、複数の物理量子ビットで冗長化した論理量子ビットが必要
- しきい値定理により、物理エラー率が一定以下なら符号距離を増やすことで論理エラー率を指数関数的に抑制できる
- 超伝導・イオントラップ・中性原子・光・シリコンという複数の実装方式が並行して開発されている
- NECは1999年の世界初の固体量子ビット実証という歴史を持つが、2026年9月にハードウェア開発から撤退した
- IBM・Intel・imec・日立・富士通がそれぞれ異なる方式・体制で開発を継続している